三大MOSFET技术在手__景合财经知识网_景合财经景合财经

景合财经
景合财经知识网站

三大MOSFET技术在手

最近有关超级结MOSFET与第三代半导体能否一较高下的话题又被人聊起来了。TechInsights的专家将东芝最新的650V的DTMOS VI超级结MOSFET器件TK065U65Z进行了分析,并与相应的宽禁带半导体器件进行了对比,可以看出超级结MOSFET这种硅基器件的性能虽然具有成本优势,但性能的扩展接近极限,而宽禁带器件在性能上对超级结MOSFET实现了碾压。

国内在高性能MOSFET器件上的发展相对滞后,新洁能是国内率先掌握超级结理论技术并量产屏蔽栅MOSFET和超级结MOSFET的企业之一,也是国内最早同时拥有沟槽型、超级结和屏蔽栅及IGBT四大产品平台的本土企业之一。

英飞凌拯救了MOSFET!超级结让MOSFET走向高压之路

传统的硅基MOSFET是平面结构,通常具有高单位芯片面积漏源导通电阻,并伴随相对更高的漏源电阻。使用高单元密度和大管芯尺寸可以实现较低的Rds(on),但大单元密度和管芯尺寸还伴随高栅极和输出电荷,这样会增加开关损耗和成本。器件的总Rds(on)=Rch+Repi+Rsub,即为通道、外延层和衬底三个分量之和:

资料来源:传统MOSFET结构及电阻性,21IC资料整理,阿尔法经济研究

低压MOSFET中三个分量相似,但随着额定电压增加,外延层需要更厚和更轻的掺杂以阻断高压。额定电压每增加一倍,维持相同的Rds(on)所需的面积就增加到原来的五倍以上。对于额定电压600V的MOSFET,超过95%的电阻来自外延层。因此想减小Rds(on),就需要找到对漂移区进行重掺杂的方法,并大幅降低外延层电阻。

增加管芯面积,就必须要增大硅片面积,成本也随之增加;如果采取类似IGBT引入少数载流子导电,虽然Rds(on)下降,但少数载流子的引入降低了工作的开关频率,失去了MOSFET的优点。

1988年英飞凌推出的Cool MOS解决了这一难题。英飞凌的方法是在内建横向电场的MOSFET中嵌入垂直P区,将垂直导电区域的N区夹在中间,使得MOSFET断开时垂直的P区与N区之间建立横向电场,并且垂直导电区域的N掺杂浓度高于外延层N-的掺杂浓度:

资料来源:英飞凌Cool MOS方案,公开资料整理,阿尔法经济研究

在这一结构中,当Vgs

反之当Vgs>Vth,N型导电沟道形成,源极的电子通过导电沟道进入被耗尽的垂直N区中和正电荷,从而恢复被耗尽的N型特性,导电沟道形成。由于垂直N区具有较低电阻率,因而Rds(on)较常规MOSFET明显降低。超级结相比普通MOSFET,在保持耐压的同时大幅降低了Rds(on)和栅极电荷量Qg:

资料来源:平面MOSFET与超级结MOSFET结构对比,公开资料整理,阿尔法经济研究

听起来高大上的沟槽型MOSFET——除了低压,高压免谈

沟槽型MOSFET因其沟槽形状与字母U相似,也称之为U-MOSFET,由DMOSFET(double diffusion MOSFET,双扩散MOSFET)改进而来。沟槽型MOSFET是在N-外延层中扩散P-有源区后再进行刻蚀,形成垂直的沟槽壁,然后在沟槽壁的侧壁上生长一层氧化层,用多晶硅填充后再进行CMP平坦化,将外表面作为电极接触点:

资料来源:沟槽型MOSFET结构示意图,论文资料整理,阿尔法经济研究

在沟槽型MOSFET中,主要通过N型漂移区提供主要的反向耐压,耐压大小主要取决于N型漂移区的厚度及掺杂浓度。Rds(on)与N型漂移区中耗尽层的宽度与漂移区掺杂浓度有关。

在沟槽型MOSFET中,如果想进一步降低Rds(on),一方面可以用禁带宽度更宽的SiC等第三代半导体材料,但硅基工艺流程转移到SiC上面临工艺开发挑战,另一方面SiC衬底太贵。

目前在优化沟槽型MOSFET导通电阻方面,被广泛采用的是电荷平衡效应。因为传统垂直PN结只有单一的纵向电场,而Charge-Coupled结构中交替的P型和N型区域产生横向电场,允许在击穿电压不变情况下采用掺杂浓度更高的漂移区,从而降低Rds(on):

资料来源:电荷平衡及电场效应,公开资料整理,阿尔法经济研究

新洁能的Super Trench MOSFET便采用了具有电荷平衡效应的屏蔽栅深沟槽技术,全面提升了器件的开关特性和导通特性,同时降低了器件的Rds(on)和Qg。

沟槽型MOSFET相对于DMOSFET,主要优势在于其有更大的沟道密度、更低的功耗损失,用反应离子刻蚀RIE生成的U型槽可以使管芯尺寸相对DMOSFET做得更小,而且消除了限制DMOSFET发挥的JFET电阻,Rds(on)也得以降低。

不过因为沟槽型MOSFET的导通损耗很大程度上由漂移区的电阻来决定,因此高压MOSFET中沟槽技术没有优势,新洁能量产的沟槽型MOSFET电压也在30V-230V之间。

华虹宏力助力,新洁能的屏蔽栅MOSFET玩得溜

屏蔽栅MOSFET即SGT-MOSFET是对深沟槽MOSFET的一种改进,在栅电极下方增加了多晶硅电极,也称屏蔽电极。屏蔽电极与源电极相连,将传统沟槽型MOSFET底部中的大部分栅漏极电容Cgd或Crss转换为栅源极电容Cgs,实现了屏蔽栅极与漂移区的作用,器件的开关速度也更快。同时屏蔽栅技术实现了电荷耦合,减小了漂移区临界电场强度,器件的Rds(on)也得以降低,开关损耗降得更低:

资料来源:超级结MOSFET剖面图,公开资料整理,阿尔法经济研究

SGT-MOSFET是一种双层栅结构,虽然器件电特性得到改善,但相比单层的沟槽型MOSFET,版图设计和制造工艺上复杂了很多。中间氧化膜是SGT-MOSFET的结构特色,氧化膜的质量将决定器件的性能。

新洁能是一家Fabless模式的功率器件供应商,其晶圆代工主要由华虹宏力负责。在氧化膜的制备上,传统的方法是采用热氧化的方式一次性完成中间氧化膜和栅极氧化层,但如果炉管工艺参数控制能力不充分,很容易造成中间氧化膜厚度不足,影响器件Igss性能。

华虹宏力的解决方案是采用高密度等离子体化学气相沉积HDP-CVD方法沉积氧化膜,然后再将氧化膜回刻到制定深度,达到让中间氧化膜达到足够的厚度,关键过程如下:

资料来源:HDPCVD制备超级结MOSFET的关键步骤(示意图),论文资料整理,阿尔法经济研究

SGT-MOSFET中间氧化膜生长前的深宽比较大,因此需要选择间隙填充能力强的CVD类型,使得氧化膜能达到充分的台阶覆盖,不留空洞间隙,氧化膜厚度和质量都能得到保证。华虹宏力的实验显示,在HDPCVD沉积前追加一道湿法刻蚀工艺,将沟槽上半部分侧壁氧化膜刻蚀掉,可以减少HDPCVD沉积时沟槽的深宽比,降低了中间膜出现孔洞的风险,而沟槽上角被HDPCVD刻蚀的问题可通过调整深宽比来优化。

总的来看,由于屏蔽栅和超级结的结构更为复杂,工艺难度更大,这两类MOSFET的平均售价也远高于工艺成熟、结构简单的沟槽型MOSFET。以芯片为例,2017-2019年公司沟槽型MOSFET芯片平均售价为1796元/片、2461元/片和1907元/片;屏蔽栅MOSFET平均售价为2563元/片、3602元/片和2769元/片;超级结MOSFET平均售价为2933元/片、3632元/片和4734元/片:

资料来源:新洁能MOSFET产品单价及营收构成,券商研报/招股书,阿尔法经济研究

营收构成来看,新洁能的芯片少部分外售,主要还是将芯片封装成功率器件后对外销售,器件的营收占比超过70%。另外值得注意的是,价值量更高的屏蔽栅MOSFET和超级结MOSFET(包括芯片和器件)在新洁能中的营收占比越来越高,这也反映了公司的实力。

公司的IGBT和SiC以后再谈。


原创声明:本文作者系阿尔法经济研究原创,欢迎个人转发,谢绝媒体、公众号或网站未经授权转载。

免责声明:阿尔法经济研究发布的内容仅供参考,不构成任何投资建议。

家电维修,空调维修,智能锁维修全国报修号码分享:可以直接拔打400-968-1665 全国各大城市均设网点。
赞(0) 打赏
欢迎转载分享:景合财经 » 三大MOSFET技术在手
分享到: 更多 (0)

觉得文章有用就打赏一下文章作者

非常感谢你的打赏,我们将继续给力更多优质内容,让我们一起创建更加美好的网络世界!

支付宝扫一扫打赏

微信扫一扫打赏

-景合财经

在线报修网点查询